

学校编码: 10384

学号: 200224002

分类号 _____ 密级 _____

UDC _____

厦 门 大 学
硕 士 学 位 论 文

2.5Gb/s CMOS 限幅放大器的设计

2.5Gb/s CMOS Limiting Amplifier Design

江 浩

指导教师姓名: 郭东辉 教授

专 业 名 称: 无线电物理

论文提交日期: 2005 年 7 月

论文答辩时间: 2005 年 8 月

学位授予日期:

答辩委员会主席: _____

评 阅 人: _____

2005 年 8 月

厦门大学学位论文原创性声明

兹提交的学位论文，是本人在导师指导下独立完成的研究成果。本人在论文写作中参考的其他个人或集体的研究成果，均在文中以明确方式标明。本人依法享有和承担由此论文而产生的权利和责任。

声明人（签名）：

2005 年 月 日

特别声明

本人的硕士学位论文“2.5Gbit/s CMOS 限幅放大器的设计”，从电路与版图设计到最后的芯片测试都是在厦门优迅高速芯片有限公司产品开发过程中完成的。因此，本人有义务对工作中所涉及到的关键技术给予保密。本人在厦门优迅高速芯片有限公司从事论文工作期间所获得的技术合作成果属厦门优迅高速芯片有限公司所有。特此声明。

声明人（签名）：

2005 年 月 日

摘 要

限幅放大器是光纤接收机中一个关键的电路器件之一。目前,国内 2.5Gb/s 光纤接收机的高速限幅放大器主要是依赖进口,因此,设计开发该类限幅放大器芯片具有非常好的市场前景。本论文的工作目标就是根据市场的实际需求设计一款能够满足 2.5Gb/s 光纤接收机用的限幅放大器芯片,以替代国外同类产品。该芯片不仅可以作为 2.5Gb/s 光纤接收机的主放大器,也可以应用于无源滤波器的时钟恢复电路中来抑制因输入信号码型不同而引起的时钟信号幅度的变化,还可以作为时钟和数据处理电路的输入输出缓冲部分。

本论文首先介绍光纤通信系统、光接收机以及选择限幅放大器来实现光接收机的主放大器。接着,分析高频限幅放大器中几种扩展带宽的关键技术,然后采用 0.35 μm 的 CMOS 工艺与器件模型来设计该限幅放大器的具体电路,并采用 Foundry 厂家提供的 PDK (Process Design Kit) 中的单元库和版图设计规则以及 Cadence 相应的版图设计工具实际设计芯片版图。

流片后的测试显示我们所设计的芯片基本可以替代现有的国外同速率的限幅放大器产品。本芯片设计的创新之处在于: 1. 自主设计出基于 CMOS 工艺的芯片电路; 2. 采用电容补偿扩展带宽技术,首次以 0.35 μm 的工艺实现增益高达 46dB,速率为 2.5Gb/s 的限幅放大器,达到 0.18 μm 工艺才能达到的功能; 3. 增加信号丢失检测和自动静噪的功能,实现产品化所需要的各项功能。

关键词: 限幅放大器; 扩展带宽; 集成电路设计

ABSTRACT

Limiting amplifier is one of the key parts of optical fiber receiver. At present, most of the high speed limiting amplifiers used in 2.5Gb/s optical fiber receivers in mainland of China are imported. So, to design this kind of limiting amplifiers should be of a large potential market. The purpose of this paper is to design a 2.5Gb/s limiting amplifier replacing the correspond imported products in the demand of the civil market. The limiting amplifier not only can be used as the post amplifier of optical fiber receiver, but also can be used in clock recover circuit of passive filter to restrain the variety of the clock amplitude which was caused by different input code styles. It also can be employed as input buffer or output buffer of clock circuit and data processing circuit.

In this paper, we firstly introduce the optical communication system, optical fiber receiver and the principle of choosing limiting amplifier as the main amplifier of optical fiber receiver. And then, we analyze the key techniques for bandwidth enhancement of limiting amplifier. Following that, we design a CMOS circuit of the limiting amplifier and simulate it with 0.35 μ CMOS device model. At last, we design its layout with Cadence EDA tools by using the cell library and design rules which are all in the PDK offered by foundry. Through the chipset testing , the results show that our limiting amplifier can replace the same velocity production imported. The innovations in our design are that: 1. the IC basing on CMOS technology is designed independently. 2. Applying the capacitive peaking bandwidth enhancement technology, it is the first time that high gain of 46dB and high speed of 2.5Gb/s limiting amplifier is implemented in 0.35 μ technology that the 0.18 μ technology can reach. 3. We add loss of signal detect and automatic squelch function to realize all the functions that the products required.

Key Words: Limiting Amplifier; Bandwidth Enhancement; IC Design

目 录

第一章 绪 论

1.1	引言	1
1.2	光通信系统, 光接收机和主放大器	1
1.2.1	光通信系统	1
1.2.2	光接收机	2
1.2.3	主放大器	3
1.3	本文的工作	5

第二章 限幅放大器的关键技术原理

2.1	反比例级联	8
2.2	利用零点增大带宽	10
2.2.1	并联峰值技术	10
2.2.2	电容峰值技术	15
2.3	分布式放大器	16
2.4	四种技术的对比	19

第三章 限幅放大器的电路设计

3.1	总体设计	20
3.1.1	芯片原理	20
3.1.2	性能要求	22
3.1.3	功能设计	23
3.2	放大通路的电路实现	24
3.2.1	输入缓冲	24
3.2.2	放大单元电路	25
3.2.3	输出缓冲	26

3.3	失调补偿和信号检测	27
3.3.1	直流失调补偿回路	27
3.3.2	信号检测比较电路	28
3.4	仿真结果	30
3.4.1	增益和带宽	31
3.4.2	眼图功能	32
3.4.3	信号丢失检测输出	34
第四章 版图设计		
4.1	CMOS 工艺简介	37
4.2	设计原则	39
4.2.1	电路的功能和流过的电流	39
4.2.2	匹配问题	40
4.2.3	寄生效应	42
4.3	限幅放大器版图设计	44
4.3.1	PDK 的使用	44
4.3.2	半定制设计	45
第五章 检查验证		
5.1	设计规则检查 (DRC)	48
5.2	版图电路检查 (LVS)	51
5.3	后仿真	53
第六章 芯片电路测试		
6.1	测试方案及测试电路	55
6.1.1	测试方案	55
6.1.2	测试电路	56

6.2 测试结果.....	57
第七章 总结与展望.....	60
参考文献.....	61
致谢.....	66
附录 I	67
附录 II	67
附录III.....	67

Contents

Chapter 1 Exordium

1.1 Introduction.....	1
1.2 Optical communication system ,optical receiver and main amplifier.....	1
1.2.1 Optical communication system.....	1
1.2.2 Optical receiver.....	2
1.2.3 Main amplifier.....	3
1.3 Main work of this paper.....	5

Chapter 2 The critical technique principle of limiting amplifier

2.1 Inverse scaling.....	8
2.2 Use zero to improve bandwidth.....	10
2.2.1 Shunt peaking.....	10
2.2.2 Capacitive peaking.....	15
2.3 distributed amplifier.....	16
2.4 Compare these four technology.....	19

Chapter 3 Design the limiting amplifier circuit

3.1 The whole design.....	20
3.1.1 The principle of the chip.....	20
3.1.2 The performance target of limiting amplifier.....	22
3.1.3 The function design.....	23
3.2 Amplificatory channel achieve.....	24
3.2.1 Input buffer circuit.....	24
3.2.2 Gain stage circuit.....	25

3.2.3	Output buffer circuit.....	26
3.3	DC-offset and signal detect.....	27
3.3.1	DC-offset circuit.....	27
3.3.2	Signal detect and compare circuit.....	28
3.4	The result of simulation.....	30
3.4.1	Gain and bandwidth.....	31
3.4.2	Function of eye diagram.....	32
3.4.3	The output of the signal detect.....	34
 Chapter 4 layout design		
4.1	Brief introduction of CMOS technology.....	37
4.2	The principle of layout design.....	39
4.2.1	The function of circuit and the current flow the circuit.....	39
4.2.2	Match.....	40
4.2.3	Parasitic effect.....	42
4.3	Layout design of limiting amplifier.....	44
4.3.1	Use of PDK.....	44
4.3.2	Semi-custom design approach.....	45
 Chapter 5 Check and Validate		
5.1	Design Rules Check.....	48
5.2	Layout vs. Schematic.....	51
5.3	Post layout simulation.....	53
 Chapter 6 The chip test		
6.1	The chip test blue print and test circuit.....	55
6.1.1	The test blue print.....	55
6.1.2	The test circuit	56

6.2 The result of the test.....	57
Chapter 7 Conclusion and Prospect.....	60
References.....	61
Acknowledgement.....	66
Appendix I	67
Appendix II	67
AppendixIII.....	67

第一章 绪 论

1.1 引言

随着人类社会走向信息社会，信息在社会的各个领域的流量不断加大。电信网、计算机网和Internet网络的迅猛发展，多媒体通信的广泛应用，信息高速公路的大规模建设，对高速度的通信系统的需求越来越高。光纤通信由于频带宽、高速大容量、光纤传输损耗低、适合于远距离传输、抗干扰能力强、保密性好、资源丰富等特点得到迅速的发展^{[1][2]}。同步光纤网/同步数字序列（SONET/SDH）应运而生并不断发展。目前，2.5Gb/s速率的高速干线系统已经投入使用并将持续发展^[3]，并逐步成为我国干线通信的主流。然而，目前光纤通信中高速系统的芯片百分百依赖进口。因此，设计拥有自主产权的用于光纤传输的高速集成电路对我国信息高速公路的建设具有重大意义。

1.2 光通信系统，光接收机和主放大器

在用于光纤通信系统的几个功能电路中，光接收机的主放大器是关键电路之一。为此，先简单介绍光纤通信系统、光接收机以及主放大器。

1.2.1 光通信系统

光纤通信系统基本构成如图 1 所示^{[2][4]}，包括光纤、光发射机，光接收机、光中继以及适当的接口设备等。其中，光发射机内部有光源和调制器，其功能是将来自用户端的电信号转换为光信号，然后入射到光纤内传输至接收端。光接收机内部有光检测器如光电二极管，把来自光纤的光信号转换为电信号，经放大，整形，再生后送往用户端。光中继器用来增大光的传输距离，它将经过光纤传输后有较大衰减和畸变的光信号变成没有

衰减和畸变的光信号，再继续输入光纤内传输，保证良好的通信质量^[5]。




图 1 光纤通信系统的基本构成

1.2.2 光接收机

光接收机是光纤通信系统的主要组成部分，其作用是将经光纤传输衰减和畸变后的微弱光脉冲信号通过光电转换转变为电脉冲信号，经过放大、均衡和定时再生还原为与发射端一致的数字脉冲信号。一个完整的光数字接收机，如图 2 所示^[6]，包括光电检测器或光电二极管（PD）、前置放大器、主放大器、时钟恢复电路、数据判决电路以及作进一步数据处理




图 2 光接收机基本框图

的电路，例如分接器或分频器。首先，光电检测器将接收到的光信号转换为电信号。光电检测器是一个电流器件，它在光信号的辐射下形成一个电流信号。前置放大器将从光电检测器得到的电流信号转换为电压信号。该电压信号经过主放大器进一步放大或者均衡，提供给后续的数据再生电路

——时钟恢复电路和数据判决电路使用。时钟恢复和数据判决电路分别从中恢复出时钟和数字信号，然后由分接器把高速信号还原为低速信号，由分频器从高速时钟信号中分离出低速时钟信号。

1.2.3 主放大器

在光接收机中，为了与光电检测器进行良好的匹配，并获得低噪声和带宽，前置放大器的增益不能太高，输出电压的幅度通常为几毫伏到几十毫伏。而判决电路所需的输入电压一般为几百毫伏到一伏以上。因此，在前置放大器和判决电路之间还需要 40~50dB 的增益。另一方面，由于光电检测器从光信号中检测到的电流信号幅度定义在一容限电平上。这一容限电平考虑了光纤的容差、接头损耗以及因温度和使用年限引起的参数起伏。然而，为了对数据作诸如判决一类的进一步处理，信号幅度最好为恒定值。因此，光电检测器和判决电路之间的主放大器需要在一定的动态范围内，即使输入信号的幅度有一定的起伏，输出信号仍为确定值。可见，高速、高增益和较大的输入动态范围内保持输出电平幅度的恒定是主放大器的重要指标。

1) 主放大器的实现方式

主放大器有两种实现方式：限幅放大器（Limiting Amplifier）和自动增益控制放大器（AGC）。

限幅放大器的工作原理是，当放大器的输入信号幅度超过一定的电平时，放大器进入非线性工作区域，输出信号幅度达到限幅状态。其直流传输特性如图 3（a）所示。

自动增益控制放大器是增益可变的放大器，通过反馈机制控制放大器的增益，达到稳定输出信号幅度的目的。其直流传输特性如图 3(b) 所示，当输入信号幅度超过一定的门限值时，通过负反馈来减小放大器的增益，

使放大器始终工作在线性区。当放大器增益不能再减小时放大器也会进入限幅状态。




图3 直流传输特性 (a) 限幅放大器 (b) 自动增益控制放大器

比较限幅放大器和自动增益放大器，显然限幅放大器的实现比较简单。因为限幅放大器不需要增益控制机制，电路结构简单。而且用同样的工艺实现时，限幅放大器还有以下几个优点^[6]：工作速率高；电源电压低，功耗低；更宽的带宽和更少的外接元器件。基于限幅放大器的种种优点，我们决定在此次的设计中，采用限幅放大器的形式来实现光接收机的主放大器。

2) 工艺的选择

对于高速系统的实现，工作速率在Gbit/s以上的射频集成电路，有很多工艺可以实现，如CMOS工艺、BiCMOS工艺、双极工艺和砷化镓(GaAs)^{[3][5][7]}。目前，用于光接收机的主放大器的限幅放大器的实现大多采用高速双极性或砷化镓工艺^{[8][9][10]}。砷化镓工艺具有高速和低电压工作的特性，双极性工艺也具有工作速率高的特性，但是这两种工艺功耗都比较大、不能大规模集成、价格比较昂贵。BiCMOS工艺综合了双极性硅的高速和CMOS的可集成度高这两方面的优点，其缺点一是价格高于CMOS，二是

其中的CMOS工艺总是落后于标准CMOS工艺的发展进程,有时很难满足设计需要。CMOS工艺由于生产技术成熟,价格低廉,集成度高,低功耗等特点越来越受到设计者的青睐。且随着技术水平的提高CMOS工艺向亚微米和深亚微米工艺发展,其特征频率上限已经逐渐接近砷化镓的特征频率,其噪声性能也得到改善。同时CMOS工艺也是射频集成电路实现单片集成的研究热点^[11]。因此我们选择CMOS工艺来设计限幅放大器。近几年国内已有用CMOS工艺来实现高速限幅放大器,文献^{[12][13][14][15][16]}中用 $0.18\mu\text{m}$ CMOS工艺分别来实现 10Gb/s 和 5.5Gb/s 的限幅放大器,文献^{[17][18]}中用 $0.35\mu\text{m}$ CMOS工艺来实现 2.5Gb/s 的限幅放大器,但都只是讨论了限幅放大器放大通路的设计,不具备信号检测和自动静噪的功能,而且限幅放大器输出信号的摆幅比相应的实际产品偏小,都还处在实验阶段,没有形成可以投入市场的产品。因此,我们选择设计适合于工程应用的限幅放大器。

1.3 本文的工作

限幅放大器有广泛的应用,除了在光纤通信中作为光接收机的主放大器,限幅放大器还可以应用于光纤传输系统中的含无源滤波器的时钟恢复电路中,以抑制由于输入信号码型不同而引起的时钟信号的幅度变化,此外还可作为数字和时钟处理电路的输入输出缓冲部分,以及应用于空间通信以及雷达通信系统。因此,设计高速率、高增益、宽动态范围的限幅放大器具有重要的意义。本文的工作是采用 $0.35\mu\text{m}$ CMOS工艺设计了一款增益为 46dB ,工作在 2.5Gb/s 速率上的限幅放大器。该限幅放大器具有信号丢失检测和自动静噪的功能,符合实际产品功能的要求。采用电容补偿技术来增大带宽,在低成本的工艺上实现更高的带宽。本文的工作体现的是一个完整的芯片设计过程,包括电路设计仿真、版图设计、版图验证、版

Degree papers are in the "[Xiamen University Electronic Theses and Dissertations Database](#)". Full texts are available in the following ways:

1. If your library is a CALIS member libraries, please log on <http://etd.calis.edu.cn/> and submit requests online, or consult the interlibrary loan department in your library.
2. For users of non-CALIS member libraries, please mail to etd@xmu.edu.cn for delivery details.

厦门大学博硕士论文摘要库